


CARACTERISATIONS DE COMPTEURS ET CÂBLAGES

1- Soit le compteur suivant :

**CD74HC192, CD74HC193,
CD74HCT193**

High Speed CMOS Logic
Presettable Synchronous 4-Bit Up/Down Counters

- **caractériser** ce compteur




TRUTH TABLE


CLOCK UP	CLOCK DOWN	RESET	PARALLEL LOAD	FUNCTION
↑	H	L	H	Count Up
H	↑	L	H	Count Down
X	X	H	X	Reset
X	X	L	L	Load Preset Inputs

NOTE: H = High Voltage Level, L = Low Voltage Level, X = Don't Care, ↑ = Transition from Low to High Level


- **Effectuer** ci-dessous le câblage nécessaire pour que le compteur puisse fonctionner normalement :



2- Soit le compteur suivant :



- **Effectuer** ci-dessous le câblage du compteur pour qu'il fonctionne en décompteur.



3- Soit le compteur suivant :


HEF4029B
MSI
 Synchronous up/down counter,
 binary/decade counter

FUNCTION TABLE

PL	BIN/DEC	UP/DN	CE	CP	MODE
H	X	X	X	X	parallel load ($P_n \rightarrow O_n$)
L	X	X	H	X	no change
L	L	L	L	↗	count-down, decade
L	L	H	L	↗	count-up, decade
L	H	L	L	↗	count-down, binary
L	H	H	L	↗	count-up, binary

Notes


- H = HIGH state (the more positive voltage)
 L = LOW state (the less positive voltage)
 X = state is immaterial
 ↗ = positive-going clock pulse edge



- **Caractériser** ce compteur :


4- Soit le compteur suivant :

CD4017BM/CD4017BC Decade Counter/Divider with 10 Decoded Outputs



FUNCTION TABLE

MR	CP ₀	\overline{CP}_1	OPERATION
H	X	X	$Q_0 = Q_{5-9} = H$; Q_1 to $Q_9 = L$
L	H	↓	counter advances
L	↑	L	counter advances
L	L	X	no change
L	X	H	no change
L	H	↑	no change
L	↓	L	no change



- **Caractériser** ce compteur :